ソニーが、DRAMを積層した3層構造のスマートフォン向けCMOSイメージセンサーを発表
ソニーが、DRAMを積層・高速読み出し・スーパースロー撮影に対応したスマートフォン向けCMOSイメージセンサーを発表しました。サンプル画像もすでに公開されています。
ソニーは、業界で初めてDRAMを積層した3層構造の積層型CMOSイメージセンサーを開発しました。これは、従来の裏面照射型画素部分と信号処理回路部分との2層構造の積層型CMOSイメージセンサーに、さらにDRAMを積層したものです。 DRAMを積層した本開発品は、高速読み出しを実現し、動きの速い被写体の撮影時にも、フォーカルプレーン歪みを抑えた静止画や、フルHD（1920×1080画素）サイズで毎秒最大1,000フレーム（従来比約8倍）のスーパースローモーション動画の撮影が可能です。
本開発品は、高速読み出しを実現するために、画素部分から読み出したアナログ映像信号をデジタル信号へ変換する回路を、従来の2段から4段構造に倍増するなどにより処理能力の向上を図りました。また、イメージセンサーから他のLSIへ信号を出力するインターフェースの規格には速度の制約がありますが、本開発品ではDRAMを積層し、高速に読み出した信号を一旦DRAMに保存するため、規格に合わせた速度で出力することが可能です。その結果、1930万画素サイズの静止画1枚を120分の1秒（従来比約4倍）で読み出すことができる高速撮影を実現しました。
本開発では、3層にそれぞれ搭載された回路間のノイズの低減など、設計上の技術的な課題を克服しています。また、ソニーが業界に先駆け長年培ってきた積層型の製造技術や知見などを活用することで、3層化で構造が複雑になっても、高い品質と信頼性を実現しています。 本成果は、2017年2月5日（日）からの米国サンフランシスコで開催されているISSCC（国際固体素子回路会議）において発表しました。※プレスリリースより
基本的なスペックは…
- 効画素数 : 5520×384px 2120万画素
- イメージサイズ : Diagonal 7.73mm（Type 1/2.3）
- ユニットセルサイズ : 1.22μm（H）×1.22μm（V）
- フレームレート : 静止画 30fps 4:3 1930万画素/16:9 1710万画素
- フレームレート : 動画 60fps 4K（3840×2160) 240fps フルHD/720p
- 読み出し速度 8.478msec（4:3 1930万画素）/6.962msec（16:9 1710万画素）
- 電源電圧 : 2.5V/1.8V/1.1V
- 画像フォーマット : Bayer RAW
- 出力 : MIPI（CSI2）D-PHY 2.2Gbps/lane / C-PHY 2.0Gsps/lane
- DRAM容量 : 1G bit
プレスリリースには、構造が分かり易いイラストをはじめ「上層 裏面照射型CMOSイメージセンサー / 中層 DRAM / 下層 回路」断面構造画像も掲載されています。